Strain-engineering for improved tunneling in reconfigurable silicon nanowire transistors Tagungsband uri icon

Überblick

Veröffentlichungszeitpunkt

  • 2016

Autor/in (verknüpft)

  • Baldauf, Tim  Professor für Theoretische Elektrotechnik / Optoelektronik

Open-Access-Kennzeichnung

  • Closed Access

Sprachen

  • englisch

Beteiligte Organisationen

  • Fakultät Elektrotechnik

Forschung

Schlagwörter

  • CMOS
  • Junctions
  • Logic gates
  • Oxidation
  • RFET
  • SBFET
  • Schottky junction
  • Silicon
  • Silicon nanowire
  • Stress
  • TCAD
  • Transistors
  • Tunneling
  • deformation potential
  • reconfigurable logic
  • self-limited oxidation
  • simulation
  • strain

Identität

Internationale Standardbuchnummer (ISBN) 13

  • 146738609X