Fakultät/Einheit

• Fakultät Elektrotechnik  Fachbereich

Beteiligt an Projekt/Förderung

• Prozess- und Bauelementesimulation von Si:C-Nanobauelementen  Förderung
• Prozess- und Bauelementesimulationskonzept für 32 nm CMOSFET-Technologie  Förderung
• Simulation von GaN-Leistungstransistoren  Förderung
• Simulation von energieeffizienten CMOS-Bauelementen mit Stressoren  Förderung
• Simulation von energieeffizienten Ultra-Kurzkanal-FETs  Förderung

Gremientätigkeit

• IEEE (Electron Device Society)Silicon SaxonyVDE  Komittee

Publikation (Autor/in)

• Analyse und Optimierung von verspannten Schichten auf CMOS–Transistoren  Konferenz-Paper
• Bauelementesimulation zum Entwurf eines vertikalen GaN-MOSFET mit einer Durchbruchspannung von 1 kV  Kapitel
• Detailed simulation study of embedded SiGe and Si:C S/D stressors in nano scaled SOI MOSFETs  Wissenschaftlicher Artikel
• Effect of source/drain extension dopant species on device performance of non-diffuse embedded SiGe strained SOI P-MOSFETs.  Wissenschaftlicher Artikel
• Entwicklung von energieeffizienten Hochleistungstransistoren 
• GaN-Bauelementekonzepte für den Einsatz in Hochspannungsanwendungen  Konferenz-Paper
• Influence of Ionization Modelling for Mg-doped GaN on Transfer and Breakdown Characteristics of Vertical GaN-MOSFET  Konferenz-Paper
• Investigation of vertical GaN-MOSFET breakdown effects by device simulation  Konferenz-Paper
• Message from Conference Chairs  Tagungsband
• Mobility and strain effects for <100> and <110> oriented silicon and SiGe transistor channels  Konferenz-Paper
• Simulation and Optimization of Tri-Gates in a 22nm Hybrid Tri-Gate/Planar Process  Konferenz-Paper
• Simulation of asymmetric doped high performance SOI MOSFETs for VLSI CMOS technologies  Wissenschaftlicher Artikel
• Suppression of the corner effects in a 22 nm hybrid tri-gate/planar process  Konferenz-Paper
• Understanding strain-induced drive-current enhancement in strained-silicon n-MOSFET and p-MOSFET.  Wissenschaftlicher Artikel
• Investigation of advanced FDSOI CMOS devices for analog/mixed signal applications  Vortrag
• Optimization of Stressor Overlayer Parameters for MOSFET's in "Cool Silicon" – Technologies  Konferenz-Paper
• Stress Memorization Technique for n-MOSFETs: Where is the Stress Memorized?  Wissenschaftlicher Artikel

Betreute Dissertation

• Integration von Multi-Gate-Transistoren auf Basis einer 22 nm-Technologie  Abschlussarbeit
• Neuartige Ausheilverfahren in der SOI-CMOS-Technologie  Abschlussarbeit
• Simulation und Optimierung neuartiger SOI-MOSFETs  Abschlussarbeit
• Simulation von GaN-Leistungstransistoren  Abschlussarbeit
• Verspannungstechniken zu Leistungssteigerung von SOI-CMOS-Bauelementen  Abschlussarbeit

ausgewählte Veröffentlichungen

• konferenz-paper

  • Mobility and strain effects for <100> and <110> oriented silicon and SiGe transistor channels 2012
  • Simulation and Optimization of Tri-Gates in a 22nm Hybrid Tri-Gate/Planar Process 2011
  • Suppression of the corner effects in a 22 nm hybrid tri-gate/planar process 2011

• tagungsband

  • Message from Conference Chairs 2021

vollständiger Name

• Roland Stenzel